

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-204251

(43)Date of publication of application : 09.08.1996

(51)Int.Cl.

H01L 43/06
G01R 33/09

(21)Application number : 07-008635

(71)Applicant : ASAHI CHEM IND CO LTD

(22)Date of filing : 24.01.1995


(72)Inventor : NAGASE KAZUHIRO
ICHII AKIRA

(54) GAAS HALL ELEMENT

(57)Abstract:

PURPOSE: To obtain a Hall element having sufficiently high practical sensitivity and suitable for highly accurate measurement in which the Hall output voltage exhibits sufficiently high stability against fluctuation of ambient temperature by specifying the sheet carrier concentration and the input voltage of a conductive layer made of GaAs.

CONSTITUTION: A magnetosensitive layer, i.e., a GaAs conductive layer 2, is connected electrically with input side ohmic electrodes 3a, 3a' and output side ohmic electrodes 3b, 3b'. The GaAs conductive layer 2 comprises a thin film of GaAs containing donor impurities and produced by implanting donor impurity ions into a semi-insulating GaAs substrate. The sheet carrier concentration in the GaAs conductive layer 2 is set, preferably, at $8 \times 10^{12}/\text{cm}^2$ or above and, more preferably, at $1 \times 10^{13}/\text{cm}^2$ or above. The input resistance between the input side ohmic electrodes 3a, 3a' must be 1.6 times of the sheet resistance of the GaAs conductive layer 2 or above and preferably set in the range of 1.8-3.5 times thereof.



LEGAL STATUS

[Date of request for examination]

11.01.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3681425

[Date of registration] 27.05.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平8-204251

(43)公開日 平成8年(1996)8月9日

(51)Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 43/06	S			
G 0 1 R 33/09		9307-2G	G 0 1 R 33/ 06	R

審査請求 未請求 請求項の数2 O L (全 4 頁)

(21)出願番号	特願平7-8635	(71)出願人	000000033 旭化成工業株式会社 大阪府大阪市北区堂島浜1丁目2番6号
(22)出願日	平成7年(1995)1月24日	(72)発明者	永瀬 和宏 静岡県富士市鰐島2番地の1 旭化成工業株式会社内
		(72)発明者	一井 朗 静岡県富士市鰐島2番地の1 旭化成工業株式会社内

(54)【発明の名称】 G a A s ホール素子

(57)【要約】

【構成】 シートキャリア濃度が $8 \times 10^{12} / \text{cm}^2$ 以上のG a A s からなる導電層を有し、入力抵抗値が該導電層のシート抵抗値の1.6倍以上であるG a A s ホール素子。

【効果】 ホール出力電圧の温度変化率が非常に小さく、実用上十分な感度を有するホール素子の提供を可能にする。ホール出力電圧の温度変化率が非常に小さいことから、ホール出力電圧の温度補正用I Cを必要としない、あるいは、温度補正用I Cを使用する場合であっても、非常に簡単な構成ですみ、産業上大いに有用である。

【特許請求の範囲】

【請求項1】 シートキャリア濃度が $8 \times 10^{12}/\text{cm}^2$ 以上のGaAsからなる導電層を有し、入力抵抗値が該導電層のシート抵抗値の1.6倍以上であることを特徴とするGaAsホール素子。

【請求項2】 400keV以下の加速電圧のイオン注入により、導電層を形成したことを特徴とする請求項1記載のGaAsホール素子。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、広い温度範囲においてホール出力電圧の変動が小さく、しかも実用上十分な感度を有し、高精度の測定に適するホール素子に関するものである。

【0002】

【従来の技術】ホール素子は、InSb、InAs、GaAs等の半導体のホール効果を利用して磁場をホール出力電圧に変換することにより、磁場強度を検出する磁気センサーであり、モーター、非接触スイッチなどに幅広く利用されている。ホール素子の用途のうち、磁場強度測定用ガウスメーターや電流センサ等においては、磁場強度に対するホール出力電圧の直線性に加えて、周囲温度の変動に対するホール出力電圧の安定性が要求される。しかしながら、従来のホール素子のホール出力電圧の温度変化率は、ホール素子の駆動方法にもよるが、InSbホール素子で2%/℃程度、特性の温度依存性の小さいGaAsホール素子でも0.06%/℃程度であったため、上記のような用途においては、ホール出力電圧の温度変化を補正するためのICが不可欠となっていた。

【0003】ところで、ICでホール出力電圧の温度変化を補正する方法には以下の問題点があった。まず、ホール出力電圧は一般に温度に対して直線的には変化しないため、温度補正の方法が、ひいては温度補正用ICの構成が非常に複雑なものになり、ICの製造コストが非常に高価なものになっていた。また、ホール素子の温度特性のばらつきが大きいと、温度補正用ICをもってしても十分な精度で温度補正を行うことができなくなるため、ホール素子の選別が必要となっており、これもコストを押し上げる大きな要因となっていた。さらに、温度補正用ICチップが比較的大きいため、実装上の問題もあった。

【0004】しかも、近年、従来よりも広い温度範囲でホール出力電圧の温度変化補正を必要とするホール素子の用途が現れてきた。例えば、自動車関連の用途では、-50℃から150℃程度の温度範囲での温度補正が要求されている。このように非常に広い温度範囲の場合、ICでホール出力電圧の温度変化を補正する方法は、上記の問題点がより顕著となる。

【0005】このように、周囲温度の変動に対するホー

ル出力電圧の安定性が要求される用途においては、ICでホール出力電圧の温度変化を補正する方法が専ら用いられてきたが、コスト的に非常に高価なものになるという問題点や実装上の問題点があり、しかも、これらの問題点は今後ますます顕著になる状況にある。

【0006】

【本発明が解決しようとする課題】本発明は、周囲温度の変動に対するホール出力電圧の安定性が十分に高く、かつ実用上十分に高い感度を有し、高精度の測定に適するホール素子を提供することを目的とする。

【0007】

【課題を解決するための手段】本発明者らは、従来のホール素子の中で、ホール出力電圧の温度変化率が最も小さいGaAsホール素子に着目し、その温度変化率をさらに小さくするための研究の結果、ホール出力電圧の温度変化率が補正用ICを必要としない程度に十分低く、しかも、ホール出力電圧が実用上十分に高いGaAsホール素子の実現に成功し、本発明に至った。

【0008】すなわち、本発明は以下のとおりである。

1. シートキャリア濃度が $8 \times 10^{12}/\text{cm}^2$ 以上のGaAsからなる導電層を有し、入力抵抗値が該導電層のシート抵抗値の1.6倍以上であることを特徴とするGaAsホール素子。
2. 400keV以下の加速電圧のイオン注入により、導電層を形成したことを特徴とする上記1のGaAsホール素子。

【0009】本発明者らの研究の結果、GaAsホール素子において、感磁層となるGaAs導電層のシートキャリア濃度を増加させると、ホール出力電圧の温度変化率を小さくすることができるが、一方、シートキャリア濃度の増加にともなって、ホール素子の積感度が低下し、高精度の測定に適さないという問題が同時に発生することが明らかになった。そこで、GaAs導電層のシートキャリア濃度、ホール素子のパターン形状を総合的に検討し、GaAsホール素子において、シートキャリア濃度が $8 \times 10^{12}/\text{cm}^2$ 以上のGaAsからなる導電層を有し、かつ入力抵抗値を該導電層のシート抵抗値の1.6倍以上にすることにより、目的とするホール素子が得られたものである。

【0010】以下、詳細に本発明を説明する。本発明によるホール素子の平面図を図1に、図1中のA-A'線での断面構造図を図2に示した。図1において、1は基板、2は感磁層であるGaAs導電層、3aと3a'はGaAs導電層に電氣的に接続した入力側オーミック電極、3bと3b'はGaAs導電層に電氣的に接続した出力側オーミック電極、4はGaAs導電層2やオーミック電極3を湿気等から保護するための保護膜である。基板1は半絶縁性GaAs基板、GaAs薄膜を成長させたSi基板等であるが、本発明で特に限定されるものではない。

【0011】GaAs導電層2は、ドナー不純物を含有するGaAs薄膜からなる。形成方法としては、半絶縁性GaAs基板にドナー不純物をイオン注入する方法、半絶縁性GaAs基板上やSi基板上に成長させたGaAs薄膜にドナー不純物をイオン注入する方法、半絶縁性のGaAs基板上やSi基板上にドナー不純物を含有するGaAs薄膜を成長させる方法等があるが、中でも特にイオン注入法が好ましい。ドナー不純物としては、GaAs中でドナーとなるものであれば何でも良いが、Si、Ge、Se等が好ましい。イオン注入によりGaAs導電層2を形成する場合、加速電圧により導電層の厚さが決定されるが、高電圧のイオン注入は装置が高価になる上にキャリア濃度が低くなるため、400keV以下が好ましく、250keV以下がより好ましい。また、100keV未満になると表面空乏層の影響で導電層が形成されにくくなることから100keV以上が好ましい。イオン注入したドナー不純物を活性化するアニール処理についても、その方法や条件については特に限定されない。

【0012】本発明において、GaAs導電層2中のシートキャリア濃度は $8 \times 10^{12} / \text{cm}^2$ 以上が好ましく、 $1 \times 10^{13} / \text{cm}^2$ 以上がより好ましい。シートキャリア濃度がこの値未満であると、本発明の目的である周囲温度の変動に対するホール出力電圧の安定性が十分に高いホール素子が実現できない。また、シートキャリア濃度は、 $8 \times 10^{13} / \text{cm}^2$ 以上になると不純物が活性化しにくく、これ以上の濃度は現実的ではない。

【0013】本発明において、入力側オーミック電極3aと3a'間の入力抵抗値は、GaAs導電層2のシート抵抗値の1.6倍以上であることが必要であり、好ましくは1.8～3.5倍の範囲である。1.6倍よりも低い場合、ホール素子の積感度が低く、実用上十分な感度が得られず、高精度の測定に適さない。入力抵抗値の制御は、感磁部であるGaAs導電層の平面形状をかくることにより行う。

【0014】オーミック電極3は、GaAs導電層2とオーミック接触するものであれば何でも良いが、AuGe/Ni/Au構造を含むもの等は特に好ましい。形成方法については特に限定されない。保護膜4は、湿気や酸化によるGaAs導電層2の汚染あるいは劣化防止の目的で形成されるものであり、SiO₂やSiN等の無機絶縁膜、もしくはポリイミド等の有機薄膜からなり、厚さは、0.1～5μm程度が好ましい。

【0015】

【実施例】次に実施例により本発明を説明する。

【0016】

【実施例1】まず、半絶縁性GaAs基板に感光性レジストのパターンを形成した。素子の入力抵抗は、導電層のシート抵抗の1.8倍となるように感磁部の平面形状を設計した。その後、加速電圧250keV、注入のド

ーズ量 $1.2 \times 10^{13} / \text{cm}^2$ でイオン注入を行い、導電層となる部分を形成した後、注入したイオンの活性化のため、850℃で15分間アニールを行った。このときのシートキャリア濃度は $9.2 \times 10^{12} / \text{cm}^2$ 、シート抵抗は418Ωであった。ドーズ量とシートキャリア濃度の差異は、イオン注入された不純物の活性化率が100%でないことによる。次に電極形成のためのレジストパターンを形成した後、ウエハ全面に電極金属として基板側から順にAuGe200nm、Ni50nm、Au300nmを順次蒸着した。その後、リフトオフを行い、合金化により導電層部分とオーミック接合をとった。さらにプラズマCVD法により300nmのSiO₂をウエハ全面に形成し保護膜とした。このウエハをダイシングし、ダイボンド、ワイヤボンドを行い、エポキシ樹脂にモールドされた素子を完成した。こうして試作した素子の入力抵抗は752Ωで、設計通りシート抵抗の1.8倍であった。積感度12mV/mAkgと実用上十分に高く、不平衡電圧の偏差は0.2mV/mAであった。ホール出力の温度係数は0.01%であった。-50℃～150℃の使用温度範囲において、ホール出力の変動幅が2%以下と小さく、測定系の誤差が2～3%はあることも考慮すると本発明のホール素子においては、温度補正用のICを用いなくても十分に従来の測定確度を得ることができる。従って、本発明によるホール素子を使うことにより、低コストで、高精度の測定が可能となる。また、不平衡電圧の偏差の3倍を不平衡電圧のバラツキと考えると、積感度に対する不平衡電圧の比率は5%と低く、高精度測定に適することがわかる。

【0017】

【比較例1】シートキャリア濃度と温度依存性の関係を明らかにするために、実施例1と同じマスク、プロセスを使って、シートキャリア濃度のみ異なるものを作成した。素子構造は、図1に示したものと同様であり、感磁部の形状も同じで、イオン注入の条件は、加速電圧250keV、ドーズ量 $4 \times 10^{12} / \text{cm}^2$ である。このときのシートキャリア濃度は $3.2 \times 10^{12} / \text{cm}^2$ 、シート抵抗は約700Ωである。また、素子の入力抵抗は1260Ω、積感度20mV/mAkg、不平衡電圧の偏差は0.2mV/mAであった。

【0018】本発明による実施例1と比較例1に示したホール素子の温度特性を図3に示した。図中において、横軸は周囲温度、縦軸は定電流駆動時のホール出力である。比較しやすいように、縦軸は室温でのホール出力を100%としたときの変化分で表した。図からも明らかに比較例1では温度係数0.06%であり、-50℃から150℃の温度範囲において室温の値に対し、変動幅にし12%程度の変動があることがわかる。従って、温度による出力補正用のICが別途必要となり、コスト的に高価になるばかりでなく、温度補正用I

Cのスペースが必要になり、素子の実装上問題が生じる。

【0019】

【比較例2】次に、素子の感磁部形状による素子特性の違いを明らかにするために実施例1と同じプロセスで、感磁部形状のみ異なるホール素子を試作した。比較例2において入力抵抗はシート抵抗の1.4倍である。素子の入力抵抗は590Ωで、積感度8.5mV/mA kG、不平衡電圧の偏差0.9mV/mAであった。

【0020】比較例2のホール素子は、本発明による実施例1と同じシートキャリア濃度を有し、特性の温度依存性は本発明による試作例と同じであるが、積感度が低くなっている。しかも、比較例2では不平衡電圧の偏差が大きくなっているため、積感度に対する不平衡電圧の比率が高い。このため、偏差の3倍を不平衡電圧のばらつきとしたとき、比較例2では積感度に対して30%を越える不平衡電圧となり、本発明による実施例1と比較し、1桁不平衡率が高くなり、高精度の測定には適さない。

【0021】

【発明の効果】本発明のホール素子では、高精度の測定には適する程に十分に高感度で、且つホール出力電圧の

温度変化率が非常に小さいため、ホール出力電圧の温度補正用ICを必要としない、あるいは、温度補正用ICを使用する場合であっても、非常に簡単な構成ですむ。したがって、周囲温度の変動によらない安定な磁場強度測定を、非常に安価に行うことができる。

【図面の簡単な説明】

【図1】本発明による、保護膜を省略したホール素子の上面図である（導電層および電極の形状を分かりやすくするために省略している。）。


【図2】本発明によるホール素子の断面構造図である。

【図3】実施例1によるホール素子と比較例1のホール出力電圧の温度変化を示したグラフ図である。


【符号の説明】

- 1 基板
- 2 GaAs導電層
- 3a 入力側オーミック電極
- 3a' 入力側オーミック電極
- 3b 出力側オーミック電極
- 3b' 出力側オーミック電極
- 4 保護膜
- 5 実施例1
- 6 比較例1

【図1】



【図2】



【図3】

